" / VHDL" (., 5., ..)
10 17:00 316
... . 1 2 .
.. 57 +   3    
.. 71 +   3    
.. 86 +      
.. 100 +   5    
.. 86 +      
.. 100 +   4    
.. 86 +      
.. 86 +      
.. 100 +   3    
.. 71 +        
.. 71 +   3    
.. 57 +   3    
.. 100 +   4    
.. 43 +        
.. 86 +      
.. 14